Wem die Erklärung zu blumig ist, kann in der FAQ von Sun Microsystems nachlesen was es mit Chip Multithreading (CMT) auf sich hat. Ansonsten, Hut ab vor dem Mut von Ingo Frobenius und mein Beileid allen Frauen, die in den nächsten Tagen als Speichersubsystem angesprochen werden. Bevor nun aber die Häme ausgekippt wird sagen wir 10 mal ganz schnell "instruction level prefetch cache" und lassen dann die Gedanken zu unserem letzten komplett verhauten Vortrag schweifen.
[via]
Ich lass das auch nochmal hier los, was ich bei Herrn Knüwer in den Kommentaren schrieb, vielleicht hilft es ja jemandem bei der Bewertung:
CMT ist ein Sun-Marketingbegriff, Sun hat nur Multi-Core mit SMT ("Hyperthreading", Intel-Marketingbegriff) kombiniert (8 Cores x 4 Threads). In einem Satz in der Wikipedia wurde ausserdem behauptet, Intel würde für 2009 sowas auch in klein planen (4 Cores x 2 Threads).
@Dod:
Du ein Speichersubsystem? Du hast doch nur native Virtualisierung!
CMT ist ein Sun-Marketingbegriff, Sun hat nur Multi-Core mit SMT ("Hyperthreading", Intel-Marketingbegriff) kombiniert (8 Cores x 4 Threads). In einem Satz in der Wikipedia wurde ausserdem behauptet, Intel würde für 2009 sowas auch in klein planen (4 Cores x 2 Threads).
@Dod:
Du ein Speichersubsystem? Du hast doch nur native Virtualisierung!